《ACS Nano》：Junctionless Silicon Nanowire Transistors without the Use of Impurity Doping
編輯推薦：
本文綜述了一種突破性的硅基晶體管技術。通過將鋁缺陷從硅通道轉移至二氧化硅外殼，實現了無需雜質摻雜的p型無結場效應晶體管（JLFET）。該方法解決了傳統摻雜帶來的載流子凍結、隨機摻雜波動及遷移率下降等難題，在寬溫區（400 K至77 K）展現出穩定高載流子密度（～1018cm?3）與顯著提升的場效應遷移率，為低溫電子學與量子技術應用提供了新思路。
引言
隨著半導體結構尺寸縮小至納米尺度，傳統的雜質摻雜技術因其統計特性、溫度依賴性和摻雜效率下降而面臨諸多挑戰。尤其是在低溫下操作的高度摻雜晶體管，會因載流子凍結而變得復雜，這顯著減少了可移動電荷的可用性，導致器件性能下降并引入噪聲。本研究提出了一種創新的材料解決方案，能夠在無需對半導體有源區進行雜質摻雜的情況下，實現硅納米線無結晶體管（Junctionless Transistor, JLT）。其核心在于，通過一種被稱為直接調制摻雜（direct modulation doping）的技術，利用經過精心缺陷工程的二氧化硅（SiO2）介質殼層包裹通道和接觸區域，從而調控硅的納米尺度輸運特性。
用于硅納米線無結晶體管的調制受主摻雜
為深入理解調控電荷輸運的底層機制并評估納米線結構在極端尺寸縮放下對電子特性的影響，本研究首先通過密度泛函理論（DFT）對具有SiO2殼層的硅納米線的調制受主摻雜進行了建模。模擬計算表明，與調制受主（MA）態相關的空穴廣泛分布于整個納米線中，其密度在MA處最高。值得注意的是，在超小尺寸納米線中，由于強量子限制效應，價帶邊緣（EV）會下移，但這并不妨礙MA態向硅系統提供空穴，僅需要一個熱電離能（kBT）。這一發現表明，即使在小至1.2納米直徑和8.8納米長的硅納米體積中，SiO2中的MA態仍然可以實現有效摻雜。
基于計算模擬，該摻雜概念通過制造和演示功能完整的無結晶體管得到了實驗驗證。器件在絕緣體上硅（SOI）晶圓上制備，最終硅通道厚度為10納米。該無結場效應晶體管（JLFET）利用體接觸（襯底）作為背柵（BG），并采用鉑硅化物（PtSi）作為源/漏（S/D）接觸。
D的轉移特性對比。（e）單根及（f）陣列JLFET的輸出特性。">
實驗結果顯示，制備的JLFET工作于耗盡區、體電導區和積累區三個區域。單根納米線器件的最大開/關電流比達到106，而納米線陣列器件則達到107。器件的閾值電壓（Vth）和亞閾值擺幅（SS）均表現出良好的特性。更重要的是，當溫度低至77 K時，器件的開態性能未出現任何退化，且SS隨溫度降低而減小，這符合理論預期。
接觸界面傳輸的溫度行為
為了理解這種外部摻雜硅納米通道方法中的傳輸機制，研究在250 K至385 K的寬溫區內對由十根納米線組成的陣列器件進行了溫度依賴性測量，以提取勢壘特性。模型基于熱電子發射（TE）理論。
D為-1 V時的轉移特性（線性與半對數坐標）。（b）不同背偏壓下的漏電流阿倫尼烏斯圖。（c）從（b）斜率提取的激活能與背偏壓函數關系。（d）Vbg為-0.5 V及（e）Vbg為-5 V時不同溫度下測量的輸出電流。（f）不同背偏壓下，激活能與漏電壓的函數關系。">
在關態下，隨著溫度升高，器件表現出關態電流的展寬，這是由于熱生本征載流子增加所致。在開態（飽和狀態），當溫度高于300 K時，載流子-聲子散射占主導，導致遷移率下降，開態電流略有降低，但相對變化較小。對有效勢壘的分析表明，在零偏壓下，納米線陣列器件的自然勢壘估計約為498 meV。當施加負背偏壓（Vbg< 0 V）時，有效勢壘開始發揮作用。在開態下，由于調制受主摻雜誘導的場效應不僅調控了接觸勢壘，還導致了載流子的表面積累，使得隧穿機制占主導地位，且不再具有溫度依賴性，這在負的激活能中得以體現。
調制摻雜通道的電導率、載流子密度與有效遷移率
通過在線測試結構上應用傳輸線模型/轉移長度法（TLM），研究了調制摻雜通道的載流子輸運特性。該分析能夠外推得到電導、載流子密度和場效應（有效）遷移率等參數。
TLM分析揭示了器件的p型特性。在300 K時，調制摻雜在硅通道中誘導產生了約2.34×1012cm?2的高薄層空穴載流子密度。從400 K到77 K的寬溫區內，載流子薄層密度保持穩定在約2×1012cm?2。與此同時，有效遷移率隨溫度降低而顯著增加，從400 K時的約115 cm2V?1s?1提高到300 K時的約178 cm2V?1s?1，并在77 K時達到約331 cm2V?1s?1。這種遷移率的提升歸因于電離雜質散射的減少、聲子凍結以及外加電壓的影響。在相同載流子密度下，調制受主摻雜使硅中空穴遷移率比雜質摻雜高出約2倍。
結論
本研究實驗報道了無需直接對通道進行雜質摻雜的p型硅無結納米線晶體管的成功運作。這一概念是通過將鋁受主缺陷從半導體轉移到周圍的SiO2殼層中實現的。器件表現出線性開啟特性、溫度穩定的開態性能，以及在從300 K冷卻至77 K后亞閾值斜率降低的特性。在較高溫度下，開態的傳輸機制幾乎與溫度無關，突顯了器件在寬溫區內可靠工作的能力。從JLFET本身以及TLM分析均推斷出p型特性，證明SiO2中的鋁受主摻雜機制在硅中產生了空穴作為多數載流子。載流子薄層密度在400 K至77 K范圍內穩定在約2×1012cm?2，同時有效遷移率從115 cm2V?1s?1增加至331 cm2V?1s?1。這種顛覆性的調制摻雜方法表明，無需高雜質摻雜通道也能設計無結晶體管，從而有望消除所有與雜質摻雜相關的缺點，如遷移率退化、統計性隨機摻雜波動和散射噪聲等。因此，所演示的JLFET概念為在低溫下克服這些關鍵挑戰提供了潛在的替代方案。對硅納米線結構的雜化密度泛函理論（h-DFT）計算闡明了在結構尺寸下限處直接調制受主態的空間-密度關系。總之，將該摻雜概念應用于各種納米電子器件中不存在根本性障礙，尤其適用于高能效低溫計算或作為量子計算的周邊控制電子器件。
