隨著小芯片成為構建大型高性能系統的成本效益較高的選擇，其在行業中的應用正在不斷增加。因此，將大型系統劃分為小芯片變得越來越重要。在這項工作中，我們介紹了ChipletPart——一個基于成本優化的2.5D系統劃分工具，它解決了小芯片系統的獨特挑戰，包括復雜的目標函數、小芯片間I/O收發器的有限傳輸范圍，以及將不同的制造技術分配給不同小芯片的問題。ChipletPart結合了一個先進的小芯片成本模型、基于遺傳算法（GA）的技術分配和劃分方法，以及基于模擬退火（SA）的小芯片布局規劃器。我們的研究結果表明：ChipletPart：(i) 與最先進的最小割劃分工具相比，可將小芯片成本降低多達58%（幾何平均數降低20%），而這些工具往往會產生無法實現的布局方案；(ii) 與之前的工作Floorplet相比，生成的劃分方案成本可降低多達47%（幾何平均數降低6%）；(iii) 與Chipletizer相比，可將小芯片成本降低多達48%（幾何平均數降低30%），并且在所有測試案例中始終能生成I/O可行的小芯片解決方案；(iv) 在我們研究的測試案例中，與同構實現相比，異構集成可將成本降低多達43%（幾何平均數降低15%）。此外，我們還探索了貝葉斯優化（BO）方法來尋找低成本且布局可行的小芯片解決方案及其技術分配。在某些測試案例中，我們的BO框架在運行時開銷（最高增加4倍）的情況下，實現了更低的系統成本（最高改善5.3%）。我們還提供了案例研究，展示了封裝方式和小芯片間信號技術的變化如何影響劃分方案。最后，ChipletPart、底層的小芯片成本模型以及我們的小芯片測試案例生成器都作為開源工具提供給社區使用。